沈阳电吹风价格联盟

[封装失效分析系列四]ESD:失效分析,模型验证与静电源探测

只看楼主 收藏 回复
  • - -
楼主

文中缩写:

ESD,Electric-static Discharge,静电放电

HBM,Human-body Model,人体放电模型

MM,Machine Model,机器放电模型

CDM,Charged Device Model,带电器件放电模型


前言

多年以来,我们对于静电是既熟悉又陌生。初中时就学过,丝绸摩擦玻璃棒,玻璃棒带正电,毛皮摩擦橡胶棒,橡胶棒带负电。笔者作为一个北方人,几乎每年冬天都会亲身体验静电放电,特别是摸门把手和晚上脱毛衣的时候。不过产线上的静电放电一般都是看不见摸不着的,低于5kV的放电甚至连声音都没有(人耳听不见的频率)。本文的初衷是从工程实用的角度出发,兼顾ESD知识的普及,争取做到深入浅出,希望可以对大家的工作实践起到一些帮助。

首先提出几个问题,大家可以带着这些问题来阅读本文,可以帮助大家理解静电到底是怎么回事。

1. 什么是静电?

2. 静电电荷是从哪里来的?

3. 什么是静电充电和静电放电?

4. 静电失效如何判断?

5. 静电失效现象一定是在表面吗?

6. 静电放电通常在哪里发生以及如何找到静电源?

首先介绍一些静电的基本概念。任意材料之间的接触分离,相互摩擦或感应都会产生电荷。对于绝缘体来说,产生的电荷无法在其表面移动或者移动十分缓慢,是为静电。静电电荷的积累与相对湿度有很大关系,如下图所示,湿度越低,越容易产生静电,静电放电的电压也越高。


每年的六七月份和十二月份是失效分析工程师们比较忙碌的时节,因为六七月份比较潮湿,容易发生分层(Delamination),而一月和十二月份比较干燥,容易发生静电失效。近几年又多一个雾霾,每年十一月份北方开始供暖后,空气中的PM2.5/PM10增多,导致化学过滤器寿命降低,劈刀堵塞,污染案例增多,产线上的不良率也随之上升。所以失效分析工程师是最盼着空气质量变好的。

继续说静电。静电放电一般有三种模式,HBM,MM和CDM。HBM一般是随机性的,只要做好产线人员的教育及静电防护措施的管理即可控制的很好,同时器件对于HBM放电的防护水平通常也较高(≥2000V),而MM和CDM一般都在固定位置发生且容易反复出现,同时由于放电模式的特殊性,且防静电电路设计具有一定局限性,通常器件本身防CDM放电的能力较弱,是特别需要关注的对象。

静电相关的失效分析

静电失效的分析流程与一般的失效分析并无二致,通常为ShortLeakage fail,热点通常位于Fail Pin Pad附近。下图给出了不同放电模型可能的失效位置[1]

HBM/MM一般会造成片上静电保护电路(On-chip ESD Protection Circuit)烧毁,而CDM造成的失效则一般位于Output buffer/input buffer的位置[2]。但是要想给出静电放电损伤的结论,必须要进行静电放电模式的验证。

 静电放电模式验证

静电放电模式验证与静电防护等级评价的方法基本一致,因此首先介绍一下芯片或颗粒静电防护等级的评价方法。

1. HBM/MM防护等级评价方法

HBM和MM的评价方法是一样的,即Pin to Power/GND放电,Pin to Pin放电,Power to GND放电,再算上放电电压极性又可分为正电和负电,总共有8种测试模式[3]。下图给出了其中四种,以供参考。放电电压由低到高增加,每次放电之后对芯片/颗粒进行测试,如果测试通过则继续提高放电电压,一旦出现失效或低于标准值则将上一个测试电压定为产品的静电防护等级。判断依据通常为以下五种[4],① 绝对漏电流,② 相对电压漂移,③ 短开路测试,④ 相对I/V漂移,⑤功能测试法。

2. CDM防护等级评价方法

CDM的评价方法如下图所示[1],将待测的Unit置于充电板上,Pin脚朝上,通过一个接地的探针来对其中一个Pin放电。每次一根Pin,放电之后进行测试。需要指出的是,无论是HBM/MM,还是CDM,产品的静电防护等级取决于所有Pin中最低的电压。



3. 静电失效重现

静电失效重现的办法与放电方法基本一致,根据失效现象,怀疑是哪种放电模式,就用哪种模式放电。上面介绍的ESD评价方法中隐含了一个非常重要的信息,即HBM/MM放电至少需要两个Pin,而CDM放电只需要一个Pin,也就是说CDM放电比HBM/MM放电容易的多。结合前面说过的,HBM/MM防护能力本来就强,而CDM防护能力本来就弱,因此CDM的危害性要比HBM/MM大很多。

CDM有四种放电模式,如下图所示,
     -
器件带正电/负电,从外部接地电极放电
     -
外部电极带正电/负电,通过器件对地放电

根据放电极性的不同有两种电流方向,由内向外和由外向内,分别对应两种失效现象。前者在表面的失效较轻,在内部的失效较严重,如a), d);后者在表面的失效较严重,在内部的失效较轻,如b), c)。放电模式的不同可能来自不同的工艺,比如Back Grinding之后去蓝膜和D/A Process,底膜一般带负电,硅片一般带正电。

ESD发生源探测

其实发现ESD失效现象和确认ESD放电模式都不是最终的目的,能够在产线找到静电源即静电发生位置并将其消除才是最重要的。可是ESD既看不见也摸不着,怎么办?这就要借助某些工具。这里介绍两个比较常用的,1. ESD Event Detector[5], 2. 高频示波器+天线[6,7]。

ESD Event Detector是静电事件计数器,简单易用,发生一次静电放电,就记一次数。ESD Event Detector体积很小,使用比较方便,怀疑哪里有静电放电,就把它贴在哪里。

不过ESD Event Detector只能探测到静电放电,并不能给出静电放电的具体位置。这时候就要用到高频示波器和天线。其大致使用方法如下图所示,将天线贴在疑似有静电放电的地方,一旦有静电放电发生,示波器就会捕捉到波形[8]。

而如果配上两个两根天线,就有些意思了。以下图为例[6],首先将两根天线固定,比如安装在一把两米长的直尺两端。如果静电源位于Impulse1,则ESD发射的电磁波会先到达Antenna1(天线1),后到达Antenna2(天线2),在示波器上就会看到如下的波形,即天线1的波形(紫色)在前,天线2的波形(黄色)在后,简单来说,静电源就在靠近天线1的地方。左右移动直尺,直到两根天线的波形重合,这时候静电源即位于两根天线的中轴线上(Impulase2)。

已知光速约为30cm/ns,如果示波器的采样率为4GS/s,那么空间分辨率可以达到7.5cm。如果用更高采样率的示波器,比如20GS/s,辅以三根甚或四根天线,根据类似GPS或者室内WiFi定位的算法,不用移动天线就可直接计算出静电源的大致位置,理论上空间分辨率可达1.5cm。

结语

最后总结一下ESD事件的处理流程:
① 确认静电失效现象
② 推测ESD模式和放电电压极性,并进行验证
③ 查找静电充电和静电放电的位置,并进行改善

对于量产来说,静电不良占总不良的比例虽然不高[9],却往往是致命的。分工程来看,有些受静电影响较大,需要重点关注,比如Die AttachInk Mark等。

题外话

静电问题从半导体产业诞生的那天开始就如附骨之疽,人人都闻之色变。多年来,无数的工程师和科学家都在与静电做斗争,比如设计片上静电防护电路并努力提高其防护能力,在工程上大量应用静电耗散材料,低起电材料和静电屏蔽材料。可无论大家再怎么努力,都无法将静电完全消除,片上静电防护电路本身也有着非均匀开启等问题。诚然,芯片的整体设计是一个系统工程,ESD防护电路只是其中的一环,既要兼顾版图面积又要保证防护能力,没有办法做到尽善尽美也是可以理解的。近些年随着系统级封装(SIP)和晶圆级封装(WLP)的普及,由于器件本身的电容增加,其更易在组装过程中积累电荷,从而导致静电放电的发生。这已经不是简单的增加几个离子风机就能解决的问题,而是从封装设计上就要考虑,如何选择不易积累电荷的堆叠结构,如何在基板上添加静电泄放路经等等。

本篇是封装失效分析系列文章的收尾之作,内容上已经超出FA的范畴。整个封装级别失效分析的文章也将告一段落。这一系列文章其实是笔者对自己做失效分析并承担失效分析培训以来的一个总结。文中不免存在一些错误,权当抛砖引玉,也欢迎大家批评指正。

 

[1] https://ir.nctu.edu.tw/bitstream/11536/80068/1/750701.pdf

[2] http://incompliancemag.com/article/discontinuing-use-of-the-machine-model-for-device-esd-qualification/

[3] http://www.ics.ee.nctu.edu.tw/~mdker/group%20paper%20abstract/2005-04%20Wen-Yi%20Chen.pdf

[4] https://wenku.baidu.com/view/495c0320b80d6c85ec3a87c24028915f804d840e.html

[5] http://www.pro-pack.com.sg/em_aware_tng.html

[6] http://www.emcesd.com/tt2004/tt120104.htm

[7] https://www.intel.com/content/www/us/en/quality/esd-detection-antenna-and-oscilloscope-video.html

[8] http://www.esdindustrycouncil.org/ic/docs/IndustryCouncil White Paper 2 Rev2 Apr 2010.pdf

[9] http://www.emc-esd.nl/wp-content/uploads/sites/42/2014/08/1.-ESD-NL-Amsterdam-failuremech2014vy-short-version.pdf


前期系列文章链接:

[封装失效分析系列一] IC封装失效分析实验室

封装失效分析系列二] eFA:直流测试原理,I-V Curve与热定位方法

[封装失效分析系列三] pFA: 样品制备,形貌观察与成分分析


作者一刀,哈工大,材料学博士。
精通各种失效分析技术,及封装失效分析实验室的搭建和管理经验。
作者在工程一线从事失效分析多年,专注于封装级别的失效分析,精通存储芯片的失效分析与工艺改进,尤其对ESD相关的失效现象分析和定位有独到见解。

封装技术千人群
1.仅限封测人员,不重复加群
2.先加群主,验证后邀请加入
3.需要注明:单位+岗位/方向

学习,交流,分享IC封测技术,包括但不限于设计,仿真,工艺,可靠性...业界主要IC,封测,载板厂商都已到齐.已加入厂商(部分):

长电、华天、通富、晶方、芯健......越亚、深南、兴森、康源……

华为、中兴、展讯、联芯、全志、联想、国科、芯源、灿芯、锐迪科、瑞芯微、景嘉微、汉天下、新岸线、国民技术……

ASE, Amkor, PTI, SPIL, UTAC, STATS ChipPAC,  Unisem, Sandisk, Shunsin, QorvoMicron, Ramaxel, MTK, Synaptics, Goodix, Intel, AMD…...Ansys, Keysight, Cadence……




举报 | 1楼 回复

友情链接